山本ワールド
TA8207Kパワーアンプ
概要
製作マニュアル
TA8207Kデーターシート(TOSHIBA)
TA8207Kデーターシート(UNISONIC TECHNOLOGIES CO.,LTD)
標準回路の電圧利得の計算方法
オープン利得が無限大なら電圧利得は下記の式で示される
データーシートによるとクローズドループ時の電圧利得は40dB以上としないと発振すると記載されている。
電圧利得40dBのRfは下式で算定できる。
E6系の抵抗での電圧利得は下記のとおりとなる。
Rf | Av | Av dB |
---|---|---|
0Ω | 668 | 56.5 |
10Ω | 546 | 54.7 |
15Ω | 501 | 54.0 |
22Ω | 449 | 53,0 |
33Ω | 386 | 51.7 |
47Ω | 327 | 50.3 |
68Ω | 266 | 48.5 |
100Ω | 208 | 46.4 |
150Ω | 155 | 43.8 |
220Ω | 114 | 41.1 |
モデリング
モデリングする回路
下図の回路をモデリングする。ICピン番号とノード番号は同一とした。
目的
利得を40dB以下にした場合や反転アンプ等にした場合の周波数特性を解析するためにモデリングする。AC解析用に作成する。
ポール
オープンループおよびクローズドループの実測よりTA8207Kの内部に1つのポール(LPF)が存在すると仮定する。510Hz
ブートストラップコンデンサの接続の有無及び容量の違いにほとんど周波数特性の違いがみられないことからモデルでは考慮しない。
ブートストラップコンデンサの有無によりオープンループゲインが変わらない。ブーストラップコンデンサがない場合の出力電圧は電源電圧(VCC)-1.35Vでクリッピングする。ブートストラップコンデンサを接続するとほぼVCCまで出力することができる。
ブートストラップの接続位置(TA8207Kのピン4)ではVCC-0.6V程度の直流電位となっている。ブートストラップコンデンサを接続することにより電源電圧/2分の電圧が加算されるため電源電圧よりピン4は高い電圧となる。
ちなみにGNDまでは出力できず、0.6Vほど残る。したがってブートストラップコンデンサを接続した場合のピン2の出力電圧の範囲は、0.6~VCCである。接続しない場合は、0.6~VCC-1.35Vである。
バイアス回路に接続されるコンデンサ(TA8207Kのピン4に接続するコンデンサを示す)により低域の周波数特性に変化が見られることからHPFする。
なお、ピン4で入力信号と関連した波形が観測される。バイアスコンデンサが47μFの時、出力信号の667分の1出力と同相の信号が発生している。容量を増やすと発生電圧が減る。クロストロークの要因の1つとなっているのであろう。
シミュレーション結果
シュミレーションで得られた結果は下図のとおりである。
シミュレーションファイル
* TA8207K AC Model
.ac dec 20 1 10MEG
*.tran 1ns 1.5ms
vs 60 0 ac 1V sin(0V 1.41V 1k)
ri1 6 0 0.1
cb 59 5 47uF
rf1 60 59 100
rf2 59 2 20k
cl 2 0 0.1uF
co 2 20 1000uF
rl 20 0 8
*TA8207K model
r11 6 0 30k
r12 5 58 45
r13 2 58 30k
e2 57 0 6 58 23000
* HPF Bias
c2 57 56 47uF
r21 57 56 200
r2 56 0 100
e3 55 0 56 0 1
* LPF
r4 55 52 24k
c4 52 0 13000pF
* Power Stage
e5 50 0 52 0 1
ro 50 2 2
.probe
.end
低ゲイン化非反転アンプのシミュレーション結果
パワーアンプICに帰還抵抗が内蔵されておりゲインが下げられないので入力側で絞らざる得ないため使いづらい。外部に帰還抵抗を追加して利得を減らした場合をシミュレーションしてみた。
低ゲイン化の考え方は、低ゲイン化(非反転アンプ)を参照してください。
Rfを1k,4.7k,10k,22kでシミュレーションを行った。
9.682dB,19.570dB,24.375dB,28.590dB
1k,4.7k,10kでピークが見られるため位相補正が必要となる。
低ゲイン化反転アンプのシミュレーション結果
パワーアンプICに帰還抵抗が内蔵されておりゲインが下げられないので入力側で絞らざる得ないため使いづらい。外部に帰還抵抗を追加して利得を減らした場合をシミュレーションしてみた。
低ゲイン化の考え方は、低ゲイン化(反転アンプ)を参照してください。
Rfを1k,4.7k,10k,22kでシミュレーションを行った。
6.231dB,18.606dB,23.834dB,28.262dB
1k,4.7kでピークが見られるため位相補正が必要となる。
BTL化
製作
電源電圧は12Vとし電圧増幅率は10倍~20倍程度とする。
仕上がり利得が低いため、位相補正を行う。
位相補正を行う端子がないため、正負入力か出力で行う方法しかない。
高域のループゲインを下げて位相余裕を稼ぐ
負入力端子にコンデンサを接続し、高域の帰還率を小さくする。
負入力は低インピーダンスなので、大きなコンデンサが必要となる。また、バイアスコンデンサ等により周波数特性が複雑となりフラットとならない。
正負入力端子に抵抗とコンデンサを接続
入力側にLPFを設けドミナントポールを低域にずらすことにより第2ポールの位相が回る前にオープンループゲインを下げ、ループゲインを1以下にする。
ここでは、この方法を採用する。
シュミレーションでオーディオ帯域の周波数特性フラットにしてピークが生じないような定数にして実際に製作してみたところ発振に至った。
結局、標準回路で外付け帰還抵抗を220Ωに戻した。